漏(lou)鋼(gang)在連鑄生(sheng)產(chan)過程(cheng)中是(shi)(shi)一(yi)種災難(nan)性(xing)事故(gu),會損(sun)壞(huai)設備(bei)并對(dui)生(sheng)產(chan)計劃造成嚴重影響(xiang),因此(ci),漏(lou)鋼(gang)預(yu)(yu)報(bao)變得十分重要。 在眾(zhong)多漏(lou)鋼(gang)形式中,粘(zhan)結性(xing)漏(lou)鋼(gang)出現(xian)的(de)概率最高,目前國內外針對(dui)粘(zhan)結性(xing)漏(lou)鋼(gang)的(de)預(yu)(yu)報(bao)方(fang)法基本都(dou)是(shi)(shi)通過熱電(dian)(dian)偶測溫(wen)(wen)(wen)來(lai)實(shi)現(xian)的(de)。 為了實(shi)現(xian)準(zhun)確(que)的(de)漏(lou)鋼(gang)預(yu)(yu)報(bao),需要對(dui)結晶器(qi)銅(tong)板(ban)溫(wen)(wen)(wen)度進行準(zhun)確(que)、 實(shi)時的(de)采集(ji)。 本文設計的(de)同步(bu)采集(ji)系(xi)統以Altera公司的(de)EP4CE6F17C8N FPGA芯片(pian)為主控(kong)核心,采用(yong)K型熱電(dian)(dian)偶測溫(wen)(wen)(wen),MAX6675芯片(pian)對(dui)其進行冷端溫(wen)(wen)(wen)度補償及線性(xing)化。 利用(yong)Verilog HDL語言編寫的(de)程(cheng)序通過FPGA對(dui)埋(mai)設在結晶器(qi)銅(tong)板(ban)中的(de)數(shu)十支熱電(dian)(dian)偶溫(wen)(wen)(wen)度進行同步(bu)數(shu)據采集(ji), 以確(que)保漏(lou)鋼(gang)預(yu)(yu)報(bao)熱電(dian)(dian)偶測溫(wen)(wen)(wen)的(de)實(shi)時性(xing)和準(zhun)確(que)性(xing)。
1粘結性漏鋼預報原理
當結(jie)晶器(qi)(qi)內壁上(shang)出現凝固(gu)層粘(zhan)(zhan)結(jie)時(shi),凝固(gu)層會(hui)(hui)不斷(duan)地(di)被拉破(po)、再生成,并緩慢地(di)向結(jie)晶器(qi)(qi)底部(bu)移動,最(zui)終發(fa)生漏鋼。 由于(yu)鋼液與結(jie)晶器(qi)(qi)發(fa)生粘(zhan)(zhan)結(jie),隨著(zhu)鑄坯(pi)不斷(duan)被拉出結(jie)晶器(qi)(qi),粘(zhan)(zhan)結(jie)發(fa)生點被拉裂,鋼液就會(hui)(hui)直接在破(po)裂處與結(jie)晶器(qi)(qi)壁接觸, 從而導致該點溫度上(shang)升。
根據這一現象, 利用熱電偶對結晶器銅板溫度直接進行測量, 在結晶器的兩寬邊和兩窄邊經過合理布局30支熱電偶(設計結晶器正面和背面選取3行3列,左側和右側選取3行2列),對采集的溫度進行數據處理、邏輯判斷等,從而實現漏鋼預報圖1 系統框架圖 Fig.1 System frame diagram
圖2 MAX6675 引腳接線圖 Fig.2 MAX6675 pin wiring diagram
圖3 MAX6675 時序圖 Fig.3 MAX6675 sequence diagram
圖4 RS-485 總線接口原理圖 Fig.4 RS-485 bus interface principle diagram
圖5 RS-485 通信框圖 Fig.5 RS-485 communication diagra
圖6 FPGA 內部邏輯結構圖 Fig.6 Diagram of the inner logical structure of FPGA
圖7 溫度采集系統流程圖 Fig.7 Temperature acquisition system flow chart
圖8 結晶器正面第一行溫度數據 Fig.8 Crystallizer positive temperature data in the first line
圖9 結晶器左側面第一行溫度數據 Fig.9 Crystallizer left side temperature data in the first line 下載原圖
6結論
根據(ju)(ju)方(fang)案設計(ji)了(le)硬件電路(lu)(lu)(lu), 根據(ju)(ju)硬件電路(lu)(lu)(lu)的(de)(de)(de)設計(ji)和工(gong)業現(xian)場要求(qiu)進行程(cheng)序(xu)編輯, 以Lab VIEW軟件編寫的(de)(de)(de)上(shang)位(wei)機作(zuo)(zuo)為監(jian)控系(xi)統(tong)(tong), 通過RS-485總(zong)線(xian)實現(xian)了(le)FPGA數據(ju)(ju)采集(ji)模塊與監(jian)控系(xi)統(tong)(tong)的(de)(de)(de)實時(shi)數據(ju)(ju)通信。 系(xi)統(tong)(tong)采用(yong)FPGA為主控制器(qi)可(ke)以最大限度(du)(du)地(di)(di)發揮其(qi)多路(lu)(lu)(lu)數據(ju)(ju)同步處理的(de)(de)(de)優勢(shi), 提高(gao)系(xi)統(tong)(tong)的(de)(de)(de)測溫(wen)(wen)(wen)(wen)效率(lv)。 從上(shang)位(wei)機監(jian)控中可(ke)以清晰地(di)(di)看到結晶器(qi)各面(mian)熱電偶的(de)(de)(de)實時(shi)溫(wen)(wen)(wen)(wen)度(du)(du)數據(ju)(ju), 根據(ju)(ju)這(zhe)些(xie)數據(ju)(ju)能夠快速獲(huo)取高(gao)溫(wen)(wen)(wen)(wen)點、低(di)溫(wen)(wen)(wen)(wen)點,系(xi)統(tong)(tong)的(de)(de)(de)運行狀態等一系(xi)列(lie)信息, 同時(shi), 存(cun)儲(chu)采集(ji)來的(de)(de)(de)溫(wen)(wen)(wen)(wen)度(du)(du)信息可(ke)以供后期數據(ju)(ju)分析(xi)使用(yong)。 實驗利用(yong)FPGA實現(xian)的(de)(de)(de)溫(wen)(wen)(wen)(wen)度(du)(du)同步數據(ju)(ju)采集(ji)系(xi)統(tong)(tong)具有設計(ji)體積小、硬件電路(lu)(lu)(lu)簡單(dan)、操作(zuo)(zuo)方(fang)便、可(ke)靠性(xing)高(gao)等優點,在工(gong)業領域(yu)具有較強的(de)(de)(de)實用(yong)價(jia)值。